Peter Cordes
Peter Cordes
¿Cómo funcionan exactamente los registros parciales en Haswell/Skylake? Escribir AL parece tener una falsa dependencia de RAX y AH es inconsistente
Este bucle se ejecuta en una iteración cada 3 ciclos en Intel Conroe/Merom, con un cuello de botella en imulel rendimiento como se esperaba. Pero en Haswell/Skylake, se ejecuta en
¿Existen CPU modernas en las que un almacén de bytes en caché sea en realidad más lento que un almacén de palabras?
Es una afirmación común que un almacenamiento de bytes en la caché puede resultar en un ciclo interno de lectura, modificación y escritura, o perjudicar el rendimiento o la latencia
¿Cómo maneja MIPS I la bifurcación en la instrucción ALU anterior sin detenerse?
addiu $6,$6,5 bltz $6,$L5 nop ... $L5: ¿Cómo es esto seguro sin detenerse, algo que el MIPS clásico ni siquiera podía hacer, excepto en caso de fallo de caché? (MIPS
¿Qué sucede si usa la ABI Linux int 0x80 de 32 bits en código de 64 bits?
int 0x80en Linux siempre invoca la ABI de 32 bits, independientemente del modo desde el que se llame: argumentos en ebx, ecx, ... y números de llamada al sistema desde